工作内容：

．   执行Netlist-to-GDS设计流程(包含floor planning, placement, timing optimization, clocktree synthesis and routing.)

．   支持STA时序，分析STA 结果，fix STA violations.

．   实体验证(包含DRC, LVS, IR drop and DFM analysis.)

  岗位要求：

．   本科/硕士，集成电路/微电子/电子工程等相关专业

．   对IC设计感兴趣、英语说读写佳者优先考虑